La conception d’une puce ne se résume plus à écrire du RTL puis à attendre les résultats des outils EDA. En septembre 2026, IC-STAR de ChipAgents met en avant une exécution pilotée par IA capable d’automatiser des workflows allant du numérique à l’analogique, jusqu’aux circuits 3D-IC. L’objectif n’est pas seulement d’accélérer une étape isolée, mais de coordonner les tâches d’ingénierie sur l’ensemble du cycle du silicium.
Cette approche s’appuie sur quatre technologies critiques annoncées par ChipAgents pour soutenir l’autonomie de conception. Un déploiement en production chez Ambiq doit également fournir des retours pratiques sur l’utilisation d’agents IA dans le développement de puces destinées aux systèmes de physical AI.
IC-STAR transforme le flot RTL-to-GDS en processus piloté par IA
L’idée centrale d’IC-STAR consiste à passer d’une IA utilisée comme assistant ponctuel à une IA capable d’exécuter des workflows complets. Le système est présenté comme un moteur d’exécution autonome pour la conception de puces, avec une couverture annoncée du numérique, de l’analogique et des circuits 3D-IC.
Dans un flot traditionnel, les ingénieurs définissent l’architecture, écrivent ou vérifient le RTL, lancent les simulations, ajustent l’implémentation physique, contrôlent le timing et effectuent les vérifications de signoff. Chaque étape produit des résultats qui doivent être interprétés avant de relancer la suivante.
L’automatisation par IA cherche à relier ces opérations. Un agent peut analyser un résultat de vérification, identifier une cause probable, modifier une entrée du flot, relancer l’outil EDA concerné et comparer le nouveau résultat avec l’objectif initial. Le rôle de l’ingénieur se déplace alors vers la définition des contraintes, la validation des décisions et le contrôle des risques.
À retenir : IC-STAR est présenté comme un moteur d’autonomie du flot de conception, et non comme un simple assistant de génération de code.
Cette distinction est importante pour la méthode 2026. Générer du RTL avec un modèle de langage ne suffit pas à produire une puce exploitable. Le résultat doit respecter une spécification, satisfaire des contraintes de puissance, de performance et de surface, passer les vérifications fonctionnelles et atteindre les objectifs de fabrication.
Les quatre technologies qui rendent l’autonomie possible
IC-STAR met en avant quatre technologies critiques destinées à soutenir l’autonomie de conception du silicium. L’annonce les associe à une exécution complète et à une co-optimisation des différents domaines de conception.
1. Des agents spécialisés pour chaque domaine
La première brique repose sur des agents capables d’intervenir dans des domaines techniques distincts. La conception numérique, la conception analogique et les circuits 3D-IC obéissent à des contraintes différentes, avec des outils, des modèles de données et des critères de validation propres.
Un agent chargé de l’implémentation numérique peut explorer des choix de synthèse, de placement ou de routage. Dans l’analogique, le système doit composer avec les caractéristiques électriques des composants, les variations de procédé et les compromis entre gain, bruit, consommation et surface.
Cette spécialisation évite de traiter la conception d’une puce comme une tâche uniforme. Elle permet aussi de confier à chaque agent un périmètre contrôlé, avec des outils et des règles adaptés à son domaine.
2. Une orchestration de workflows complexes
La deuxième technologie concerne l’orchestration. Un flot industriel comprend plusieurs outils EDA, des dépendances entre tâches et des critères d’arrêt. Une IA autonome doit donc savoir quelle action exécuter, dans quel ordre, avec quelles données et selon quelles conditions.
Les systèmes multi-agents annoncés par les grands fournisseurs EDA suivent cette logique. Cadence présente ChipStack AI Super Agent comme une plateforme destinée à la conception front-end et à la vérification, avec des tâches couvrant la génération RTL, la planification des tests, l’orchestration des régressions, le débogage et les corrections automatisées.
Synopsys a de son côté présenté AgentEngineer et des workflows multi-agents pour la vérification et la conception autonome. Son offre Autopilot Platform annonce sept agents spécialisés, plus de 50 engagements clients et une disponibilité ciblée pour la fin de 2026.
L’orchestration est le lien entre ces capacités. Elle doit transformer une suite de suggestions en une séquence d’actions vérifiables, avec conservation du contexte et traçabilité des résultats.
3. Une optimisation conjointe du PPA
La troisième brique concerne l’optimisation du PPA, c’est-à-dire la puissance, la performance et la surface. Ces trois objectifs sont liés : améliorer la fréquence peut augmenter la consommation, réduire la surface peut compliquer le routage et diminuer la puissance peut limiter les performances.
Les méthodes d’optimisation IA explorent de nombreux paramètres du flot afin de rechercher un compromis acceptable. Synopsys DSO.ai utilise l’apprentissage par renforcement pour explorer l’espace de conception et optimiser les objectifs PPA.
Cadence Cerebrus applique également l’IA à l’exploration du flot RTL-to-GDSII, tandis que Siemens met en avant Aprisa AI pour l’implémentation numérique et Solido pour la conception et la vérification de circuits personnalisés.
IC-STAR est présenté dans cette même logique de convergence, avec une accélération de la convergence PPA sur les conceptions numériques, analogiques et 3D-IC.
4. Une exécution intégrée au cycle du silicium
La quatrième technologie vise l’exécution sur l’ensemble du cycle de conception. Une optimisation locale peut produire un meilleur résultat dans un outil tout en créant une régression ailleurs. L’IA doit donc conserver les objectifs globaux et vérifier les effets de ses décisions.
Cette exigence distingue une automatisation industrielle d’un simple script. Le système doit gérer les entrées de conception, les résultats intermédiaires, les contraintes, les versions d’outils et les critères de validation.
Les plateformes EDA de 2026 tendent vers cette intégration. Les annonces de Synopsys couvrent notamment la vérification, la validation système, l’implémentation, la conception analogique, la fabrication ainsi que la simulation et l’analyse.
Une méthode 2026 en six étapes pour automatiser la conception
L’automatisation efficace commence par un périmètre mesurable. L’objectif n’est pas de déléguer immédiatement toute la conception à une IA, mais de construire un flot où chaque action peut être contrôlée et évaluée.
Étape 1 : formaliser la spécification
La spécification doit contenir les exigences fonctionnelles et les contraintes mesurables. Elle peut inclure la fréquence cible, la puissance maximale, la surface disponible, les interfaces, les technologies de fabrication et les conditions de fonctionnement.
Une spécification exploitable par un agent doit aussi définir les critères d’échec. Un résultat ne peut pas être considéré comme meilleur uniquement parce qu’il réduit la surface. Il doit respecter les contraintes de timing, de consommation, de vérification et de fabrication.
Les exigences doivent être versionnées et reliées aux tests correspondants. Cette traçabilité permet de déterminer si une modification générée par l’IA répond réellement au besoin initial.
Étape 2 : préparer les données et l’environnement EDA
L’agent ne travaille pas dans le vide. Il a besoin d’accéder aux fichiers RTL, aux bibliothèques, aux contraintes, aux scripts, aux résultats de simulation et aux rapports d’implémentation.
L’environnement doit isoler les versions des outils et garantir la reproductibilité des expériences. Chaque exécution doit conserver les paramètres utilisés, les modifications produites et les résultats obtenus.
Les données sensibles doivent rester dans un environnement compatible avec les règles de confidentialité de l’entreprise. Les modèles et agents utilisés pour la conception de puces peuvent manipuler du code propriétaire, des bibliothèques de cellules et des informations liées au procédé de fabrication.
Étape 3 : commencer par un workflow borné
Le premier cas d’usage doit avoir un objectif clair et une boucle de validation courte. L’optimisation de l’implémentation physique, l’analyse de rapports ou l’orchestration de tests sont des points de départ adaptés à une démarche progressive.
Un workflow borné comprend une liste d’outils autorisés, un ensemble de paramètres modifiables et des seuils d’arrêt. L’agent peut proposer ou appliquer des changements uniquement dans ce périmètre.
Cette méthode permet de mesurer la qualité de l’automatisation sans confondre vitesse d’exécution et qualité du résultat. Les métriques peuvent inclure le temps de convergence, le nombre d’itérations, les violations de timing et la consommation obtenue.
Étape 4 : automatiser la vérification en parallèle
La génération ou l’optimisation ne doit jamais être séparée de la vérification. Chaque modification doit déclencher les tests nécessaires avant d’être conservée.
Les plateformes industrielles ciblent déjà cette coordination. ChipStack est présenté comme couvrant la planification des tests, les régressions, le débogage et les corrections automatisées.
Le flot peut combiner plusieurs niveaux de contrôle :
- vérification syntaxique et lint du RTL ;
- simulations fonctionnelles et régressions ;
- vérification formelle des propriétés critiques ;
- analyse du timing, de la puissance et de la surface ;
- contrôles physiques et vérifications de signoff.
L’agent doit pouvoir arrêter une expérience lorsqu’une régression apparaît. Il doit également conserver la relation entre la modification, le test échoué et le rapport produit.
Étape 5 : introduire l’analogique avec des contraintes spécifiques
L’analogique nécessite une approche différente du numérique. Les performances dépendent des modèles de composants, des variations de procédé, des températures, des tensions d’alimentation et des interactions entre blocs.
Un agent analogique doit donc explorer les paramètres du circuit tout en respectant des limites électriques. L’optimisation d’un seul indicateur peut dégrader la stabilité, le bruit ou la robustesse face aux variations.
IC-STAR annonce une couverture allant du numérique à l’analogique, ce qui place la co-optimisation entre ces deux domaines au centre de sa proposition.
La méthode la plus sûre consiste à limiter d’abord l’autonomie à des sous-blocs caractérisés. Les résultats doivent être comparés à une référence validée par les ingénieurs avant toute extension à des blocs plus complexes.
Étape 6 : préparer le signoff et la fabrication
La dernière étape consiste à vérifier que le résultat reste exploitable jusqu’au signoff. Une puce peut satisfaire un objectif PPA tout en échouant sur une règle physique, une contrainte de fabrication ou une exigence de test.
L’automatisation doit donc intégrer les contrôles physiques, la vérification des règles de conception, la comparaison avec les objectifs de production et la préparation des données nécessaires à la fabrication.
Le cycle du silicium ne s’arrête pas à l’obtention d’un netlist. La qualité du résultat dépend aussi de la stabilité du flot, de la reproductibilité des résultats et de la capacité à expliquer les décisions prises par les agents.
IC-STAR face aux approches de Cadence, Synopsys et Siemens
Les principaux fournisseurs EDA développent des fonctions IA sur plusieurs étapes du cycle de conception. Leurs approches ne sont pas identiques, mais elles convergent vers l’optimisation automatisée, les agents spécialisés et l’orchestration multi-outils.
| Solution | Périmètre annoncé | Approche mise en avant |
|---|---|---|
| IC-STAR | Numérique, analogique et 3D-IC | Moteur d’exécution autonome sur le cycle du silicium |
| Cadence ChipStack AI Super Agent | Conception front-end et vérification | Génération RTL, tests, régressions, débogage et corrections |
| Synopsys DSO.ai | Exploration de l’implémentation | Apprentissage par renforcement pour les objectifs PPA |
| Synopsys Autopilot Platform | Vérification, implémentation, analogique et analyse | Sept agents spécialisés et workflows autonomes |
| Siemens Aprisa AI | Implémentation numérique | Optimisation de l’implémentation dans le flot RTL-to-GDS |
| Siemens Solido | Conception et vérification de circuits personnalisés | IA générative et agentique pour les circuits custom |
IC-STAR se différencie par l’accent mis sur une exécution transversale entre les domaines numérique et analogique. La présentation de ChipAgents associe également cette autonomie aux circuits 3D-IC et à l’accélération de la convergence PPA.
Cadence concentre ChipStack sur le front-end et la vérification, avec des extensions annoncées vers la génération RTL et l’optimisation PPA précoce. Ces capacités doivent être proposées à certains clients en accès anticipé au quatrième trimestre 2026.
Synopsys structure son offre autour de plusieurs domaines spécialisés, tandis que Siemens combine des fonctions IA pour l’implémentation, l’analyse de layout et la conception custom.
Le déploiement chez Ambiq donne un cadre industriel à l’approche
ChipAgents annonce des retours pratiques issus d’un déploiement d’IA agentique chez Ambiq. Cette référence est importante, car elle place IC-STAR dans un contexte de production plutôt que dans une démonstration limitée à un exemple académique.
Ambiq développe des composants destinés aux systèmes à faible consommation. L’utilisation d’agents dans ce type d’environnement met en jeu des contraintes simultanées de performance, de consommation, de vérification et de fiabilité.
Les retours annoncés doivent permettre d’évaluer plusieurs aspects concrets : la capacité à intégrer l’IA dans les outils existants, la stabilité des workflows, la qualité des résultats et le niveau de supervision nécessaire aux ingénieurs.
Pour une équipe qui souhaite reproduire cette démarche, le déploiement doit être observé comme une chaîne complète. La question n’est pas seulement de savoir si l’agent produit une meilleure configuration, mais s’il réduit le temps total entre la spécification, la vérification et la décision d’ingénierie.
À retenir : le cas Ambiq donne à IC-STAR un point d’ancrage dans un environnement de production, avec une attention portée au cycle complet plutôt qu’à une seule tâche automatisée.
Les contrôles indispensables avant de confier une décision à l’IA
L’autonomie ne supprime pas la responsabilité d’ingénierie. Elle augmente le nombre d’options explorées et accélère les itérations, mais les critères de validation doivent rester explicites.
Traçabilité des modifications
Chaque modification générée doit être associée à un objectif, un agent, une version d’outil et un résultat de vérification. Sans cette traçabilité, il devient difficile d’expliquer pourquoi une solution a été retenue ou de reproduire un résultat.
Validation indépendante
Les résultats produits par un agent doivent être contrôlés par des outils indépendants lorsque cela est possible. Une IA ne doit pas être l’unique source de validation d’une modification qu’elle a elle-même générée.
Gestion des régressions
Un gain sur la fréquence peut entraîner une hausse de la puissance. Une réduction de surface peut augmenter les congestions. Le système doit donc comparer les objectifs simultanément et refuser les améliorations qui dégradent une contrainte critique.
Limites d’action
Les permissions doivent être définies par étape. Un agent peut être autorisé à modifier un script d’exploration sans pouvoir changer une bibliothèque, une contrainte de fabrication ou une donnée de signoff.
Revue humaine
Les décisions ayant un impact sur l’architecture, la sécurité, la fabrication ou la conformité doivent rester soumises à une revue humaine. L’objectif est d’automatiser l’exécution répétitive et l’exploration, pas de supprimer les responsabilités du concepteur.
Notre avis : IC-STAR s’adresse d’abord aux équipes qui maîtrisent déjà leur flot EDA
IC-STAR marque une évolution importante parce qu’il place l’orchestration du cycle du silicium au centre de l’automatisation. Sa couverture annoncée du numérique à l’analogique, son extension aux circuits 3D-IC et son déploiement chez Ambiq lui donnent un positionnement plus large qu’un outil de génération RTL ou d’optimisation physique isolé.
Pour une équipe de conception, la bonne stratégie en 2026 consiste à commencer par un workflow mesurable, versionné et réversible. Les cas d’usage les plus crédibles sont ceux où les entrées, les outils, les critères PPA et les tests de validation sont déjà bien définis.
Les six prochains mois seront déterminants pour distinguer les annonces d’autonomie des gains reproductibles en production. Les retours du déploiement chez Ambiq, l’intégration avec les outils EDA et la capacité à expliquer les décisions des agents permettront de mesurer la maturité réelle d’IC-STAR. Les équipes qui auront structuré leurs données et leurs critères de signoff seront les mieux placées pour exploiter cette nouvelle génération de conception pilotée par IA.